第一百九十六章 銀河管家的強大之處
「那就先開始設計構架吧！」
由於有哈利迪的虛擬遊戲電腦主機裏面的新型晶片參考，所以肖俊設計一款新的晶片還是很有信心的。畢竟有一個先進的參照物在。他不用設計一個堪比虛擬遊戲電腦主機的晶片那麼牛逼，只需要達到三分之一估計都可以超越目前地球的晶片水平了。
縱觀這麼多年來，晶片構架的製造這方面幾乎沒有什麼大的改變。按照大流程的話，從199X年矽片的製作流程就沒怎麼變過，唯一對晶片設計造成比較大的影響的是隨着MOS管變小增加的DesignRule。
肖俊花了一天的時間，總結了一下自己腦子裏面的東西，然後整理出一套自己即將要設計的方向。
在設計之前，他還找了哈利迪探討了一下，對方設計方向表示沒有問題。
如此一來，肖俊就立馬展開了設計之路！
「構架設計，第一步那就是先要設計一個構架整體的數字電路圖……」肖俊坐在電腦前，打開Verilog，雙手放在鍵盤上快速的敲打起來。
數字電路一般用Verilog寫，主要是因為方便，比如說CPU級別的晶片，動輒上億的MOS管，就算一秒畫一個，不計連線時間，你得畫38個月。
從這裏就可以看出，你想要研究一款晶片，不知道需要消耗多少的人力物力財力！
就單單那構架的一個數字電路圖吧，上面就說到就算你一秒畫一個MOS管，都要畫38個月！簡直恐怖如斯。
如果要肖俊一個人設計出一個晶片，要他一個人完成的話，估計給他5年時間也不一定能把全部的設計圖給畫出來！
「還好我有銀河管家！」肖俊把大概的結構描述在電腦上之後，就停下手來。
他不打算自己去畫圖，完全交給銀河管家就可以了！
「銀河管家，幫我畫這個構架設計圖，目前我的設計思路是……」肖俊開始詳細的描述起來。銀河管家根據肖俊的思路開始畫圖。
其實就是肖俊用口述，自己不動手，銀河管家動手！
一個小時之後。
「這一張數字電路圖就是這樣子設計！到時候你遇到什麼不懂的地方再問我。」
「除了數字電路圖之外，你還要畫另外的電路圖，那就是數字電路模擬……」寫完了Verilog，，當然就要跑數字模擬了.，一般會用到Synopsys的VCS或者MentorGraphics的MMSIM之類的。
這個模擬非常快，因為每一個MOS管都被看成是開關，然後加上一些非常粗糙的模擬出來的延遲時間.目的是看你寫出來的玩意能不能正常工作。
巴拉巴拉，肖俊大約說了半個小時，然後對着銀河管家說道：「等你把這個數字模擬弄出來之後，你對這個數據進行分析，對參數進行計算，然後再模擬一遍看看有沒有出問題！」
「是，主人！」
「弄完以上兩個接下來那就是——模擬電路電路圖！到時候你使用Cadence設計……」這個設計圖就比較的重要了，肖俊一口氣說了2個小時，喝了兩大杯水。
為什麼說它難，是因為模擬電路的自由度非常高!比方說，一個MOS管在數字電路條件下就是一個開關，但是在模擬電路裏面，根據柵極電壓和電路結構不一樣，分分鐘完成開路-大電阻-放大器-電流源-導通各種功能.，所以呢，模擬電路基本就得手畫了。但是有銀河管家在肖俊不需要手畫！
接下來說完以上的東西，肖俊又把綜合電路給闡述了一遍。綜合電力其實就是把一堆描述性質的語言轉換成真正的StandardCell(標準門電路)。
接下來一個星期，肖俊都是在跟銀河管家敘述自己想像當中的構架設計圖紙要求、規格、還有方向。
銀河管家除了一遍開始設計劃圖之外，也把肖俊的話全部都存儲起來，了解，消化，然後運用。
之所以肖俊用了一個星期才把整個晶片構架設計圖給講完，只要是裏面的東西太多了。
模擬電路、數字電路、DesignRuleCheck(DRC)、AreaXXtoosmall、LayoutVersusSchematiccheck(LVS)、LayoutdoesnotmatchSchematic……
這只是手機晶片五分之一的設計圖啊。
不過把這些都灌輸給了銀河管家之後，它也是開始全面設計這些設計圖紙了。
「報告主人，我已經使用了一萬台電腦幫您畫圖，估計半個月之後就能把這個構架的全部電路圖給畫出來，並且還能虛擬檢測看看這些設計圖到底有沒有存在問題！」銀河管家對肖俊道。
「很好，一萬台電腦，豈不是說有一萬個程序猿給我畫圖？哈哈……省了好大一筆的工資啊！」肖俊咧嘴笑道。
其實這一萬台電腦都是由銀河管家操控，裏面所需要畫圖，如何畫圖，都是銀河管家在畫。只是銀河管家分出了一萬道分身操控了一萬台電腦而已。
但是從這裏就看出，銀河管家真的是強大無比啊！
不但如此，到時候設計圖都出來之後，它還可以模擬測試一番各項數據，看看有沒有出問題。出了問題還可以快速的找到錯誤的東西進行修改！
「既然構架搞定了，那麼我現在就跟你說一說GUP的設計要點吧……」
最終，肖俊總算是把這一款晶片後面的信號處理設計圖、通訊基帶設計圖等等都是告訴了銀河管家。至於最後的Al晶片，銀河管家就是人工智能程序。
它自己都可以設計出來了。
只需要拿出他十分之一的人工智能就可以了！
「銀河管家，這一款手機晶片的全部設計圖需要多久可以搞定？」肖俊問道。
「後續需要進行檢測，修正，最終估計需要一個月的時間！」銀河管家道。
「很好，我等你的好消息。」肖俊點點頭。設計圖全部出來了之後，還需要送去實物生產，生產出來之後還要進行實物測試看看性能到底如何。哪裏會出現問題，出現了問題還需要修改設計圖，再送去生產實物來測試……
反正，這個晶片估計再短也需要接近幾個月時間才會問世，甚至更久！